教 授 要 目 |
| 情報学群/マネジメント学群 | コンピュータシステム |
| Computer System | |
| 2 年 2 単位 学科により異なる | |
| 担当教員 宮内新 | |
| 【 科目概要・到達目標 】 [科目概要] コンピュータを構成する基本回路、コンピュータの動作、およびアセンブリ言語（機械語）による基本的なプログラミングを学習すると共に、RTL記述を用いたコンピュータハードウェアの設計について学習する。 [到達目標] プログラム内蔵型コンピュータの基本原理と内部構成、オペレーティングシステムの各階層を理解し、簡単なCPUをRTL記述できる能力を身に着ける。 [深く関連する学習教育目標] ()内はプログラム名称 Ｄ(コンピューティングとメディア工学) Ｄ(情報科学基盤) [関連する学習教育目標] ()内はプログラム名称 Ｅ(コンピューティングとメディア工学) |
|
| 【 成績評価 】 課題提出を合計40％、試験の点数を60％考慮し、６割以上の正答を合格とする。 |
|
| 【 履修心得 】 コンピュータ概論、基礎論理回路、プログラミング(1),(2)を履修していること。これらの科目の内容を用いるので、合格していないと、この科目の理解は困難である。 |
|
| 【 授業計画 】 1．情報のディジタル表現 ― 補数表示、浮動小数点、文字コード 2．演算アルゴリズム ― 桁上げ伝搬、桁上げ先見加算、減算、乗算、除算 3．演算のディジタル回路による実現方法 ― 加算回路、補数回路、乗算回路、除算回路 4. ディジタル演算回路の規模と遅延時間 ― 演算回路のゲート数及びクリティカルパスの遅延時間 5. 単純なコンピュータのアーキテクチャ ― プログラム内蔵型コンピュータの基本アーキテクチャ 6．コンピュータの命令とアドレッシング ― 命令フォーマットとアドレッシング方式 7．簡単なコンピュータの内部構成 ― プログラム内蔵型コンピュータの基本内部構成 8. コンピュータ内部の制御信号とそのRTL記述 ― 制御信号生成回路の構成とRTL記述 9．RTLからの制御信号生成回路の設計法 ― RTLを用いた設計法の演習 10. 中間試験 11. 記憶装置と記憶方式 ― 試験結果の解説と記憶素子、記憶階層、仮想記憶 12. 入出力装置と割り込み ― 入出力装置、割り込み、多重プログラミング 13. 言語処理とオペレーティングシステム ― コンパイラの原理とOSの基礎 14．期末試験 15. まとめ ― 試験結果の解説と学生自身による達成度評価 |
|
| 【 教科書 】 パターソン&ヘネシー「コンピュータの構成と設計」上巻 日経BP および配布プリント |
|
| 【 参考書 】 パターソン&ヘネシー「コンピュータの構成と設計」下巻 日経BP |
|
| 【e-mail address】 オンライン版では非公開です。 |
|
| 【 学生へのメッセージ 】 前年度授業評価アンケートによると、「講義内容の理解」、「質問をしたか」がそれ以外の項目に比べて評価が低い。本年度の講義ではさらに理解度が向上するように努め、予習復習について適切な指示を与えるよう努力する。学生諸君もわからないことは遠慮なく質問してもらいたい。 |
|
| 【 オフィスアワー 】 月曜日4時限及び講義終了後引き続いて質問に答える。そのほかの時間については、e-mailにて予めアポイントをとること。 |
|
| | 目 次 | 科目一覧 | |