教 授 要 目 |
| 情報科学科 | ハードウェア記述言語 |
| Hardware Description Language | |
| 2 年 2 単位 学科で区分する選択指定科目 | |
| 担当教員 中野秀洋 | |
| 【 科目概要・到達目標 】 [科目概要] コンピュータハードウェアを構成するディジタル論理回路を、ハードウェア記述言語を用いて設計する手法について学ぶ。 [到達目標] 回路のゲートレベル記述、RTL記述、テストベンチ記述方法、シミュレーション手法を身につける。 [深く関連する学習教育目標] ()内はプログラム名称 D（コンピューティングとメディア工学） D（情報科学基盤） [関連する学習教育目標] ()内はプログラム名称 G（コンピューティングとメディア工学） E（情報科学基盤） |
|
| 【 成績評価 】 毎回の課題提出で採点し、合計点6割以上を合格とする。 |
|
| 【 履修心得 】 基礎論理回路、論理回路、プログラミング(1)〜(3)を履修していること。同時期に開講されるコンピュータシステムを同時に履修すること。 |
|
| 【 授業計画 】 1．ハードウェア記述言語とは ― 言語を用いた回路記述 2．ゲートレベル設計とRTL設計 ― ゲートレベル設計とは、RTL設計とは、ゲートレベル設計とRTL設計の違い 3. VerilogHDLの基本構文と階層設計 ― VerilogHDL、半加算器、全加算器、テストベンチの記述方法、HDLシミュレータの使用方法 4．ゲートレベル設計による組合せ回路 ― エンコーダ、デコーダ、マルチプレクサ 5．RTL設計による組合せ回路(1) ― エンコーダ、デコーダ、マルチプレクサ 6. RTL設計による組合せ回路(2) ― トライステートバッファ、双方向バス 7．RTL設計による組合せ回路(3) ― 演算回路 8．RTL設計による順序回路(1) ― レジスタ、カウンタ 9．RTL設計による順序回路(2) ― メモリ 10．RTL設計による制御回路 ― ステートマシン、ストップウォッチ 11．簡単なCPUの設計(1) ― 設計するCPUの仕様(命令セット、アーキテクチャ、各命令のRTL動作) 12．簡単なCPUの設計(2) ― データパスの設計 13．簡単なCPUの設計(3) ― 制御信号生成回路 14．簡単なCPUの設計(4) ― CPUの改造と機械語プログラミング 15．まとめ ― レポート採点の解説と学生自身による達成度評価 |
|
| 【 教科書 】 Web上のオンラインテキスト |
|
| 【 参考書 】 深山 他、「HDLによるVLSI設計」、共立出版 |
|
| 【e-mail address】 オンライン版では非公開です。 |
|
| 【 学生へのメッセージ 】 前年度のアンケート結果を反映して、本年度の講義ではさらに理解度が向上するよう配布資料や説明を工夫する。学生諸君もわからないことは遠慮なく質問してもらいたい。 |
|
| 【 オフィスアワー 】 月曜12:15〜13:15。その他の時間は予約すること。 |
|
| | 目 次 | 科目一覧 | |